高速模数转换器ADC时钟极性与启动时间

发布时间:2018-05-09 15:48:36     浏览:1472

根据定义,高速模数转换器(ADC)是对模拟信号进行采样的器 件,因此必定有采样时钟输入。某些使用ADC的系统设计师观 测到,从初始施加采样时钟的时间算起,启动要比预期慢。出 人意料的是,造成此延迟的原因常常是外部施加的ADC采样时 钟的启动极性错误。

许多高速ADC的采样时钟输入具有如下特性:

  • 差分
  • 内部偏置到设定的输入共模电压(VCM)
  • 针对交流耦合时钟源而设计

本讨论适用于时钟缓冲器具有上述特性的转换器。

差分ADC时钟输入缓冲器常常有一个设计好的切换阈值偏移。 如果没有这种偏移,切换阈值将发生在0 V差分。如果无偏移的 时钟缓冲器被解除驱动且交流耦合,则器件内部会将时钟输入 (CLK+和CLK?)拉至共模电压。这种情况下,CLK+上的直流电 压和CLK?上的电压将相同,意味着差分电压等于0 V。

在理想世界里,若输入上无信号,则时钟缓冲器不会切换。但 在现实世界里,电子系统中总是存在一些噪声。在输入切换阈 值为0 V的假想情况中,输入上的任何噪声都会跨过时钟缓冲器 的切换阈值,引发意外切换。

若将足够大的输入切换阈值偏移设计到时钟缓冲器中,则同样 的情况不会引发切换。因此,为交流耦合差分时钟缓冲器的切 换阈值设计一个偏移是有利的,故而时钟缓冲器常常有一个切 换阈值偏移。

不施加时钟时,时钟缓冲器中的内部偏置电路将CLK+和CLK?各 自拉至相同的VCM。初始施加时钟时,CLK+和CLK?将偏离先前 确立的VCM,分别向正方向和负方向(或负方向和正方向)摆 动。在图1中,VCM = 0.9 V。

图1显示在器件处于非活动状态(要么初始启动系统,要么时 钟驱动器在一段时间内处于非活动状态)之后施加时钟的情 况。这种情况下,CLK+在第一个边沿向正方向摆动,CLK?向负 方向摆动。若在输入切换阈值上增加一个正偏移,此时钟信号 将在第一个边沿切换时钟缓冲器,如图1所示。时钟输入缓冲 器将立即产生一个时钟信号。

_______
___
____
_________
____
_________
____
_________
___
__
__图1. 启动情况:CLK+在第一个边沿向正方向摆动,CLK?向负方向摆动。__

推荐资讯

  • EUVIS MX4411D–4 Gbps 11位4:1多路复用器
    EUVIS MX4411D–4 Gbps 11位4:1多路复用器 2021-10-12 17:04:08

    EUVIS? MX4411D是4:1多路复用器的高速11通道。44个差分对数据输入被多路复用到11位差分数据输出。输出驱动器的上拉开关电源VCCO可用作设定适合最常用的高速接口标准(如CML或LVDS)的输出电压。

  • ADI低噪声运算放大器(≤ 10nV/√Hz)
    ADI低噪声运算放大器(≤ 10nV/√Hz) 2021-10-08 16:44:37

    ADI?低噪声(≤10nV/√Hz)运算放大器产品系列包括许多具备行业内较低噪声性能的放大器。这些高速、低失真(1nV或更小)运算放大器能够在最严苛的情况下完成较高的信号保真度,让系统开发工作人员能够在具备更高源阻抗的应用中完成较低的系统总噪声性能指标。